Aldec präsentiert ASIC Präsilikon-Verifizierungsspektrum mit Network-on-Chip (NoC)-Vorführung auf der DVCon Europe

12/10/2016 - 10:43 von Business Wire
Aldec präsentiert ASIC Präsilikon-Verifizierungsspektrum mit Network-on-Chip (NoC)-Vorführung auf der DVCon Europe

Aldec, Inc., ein Pionier auf dem Gebiet der gemischten HDL-Sprachsimulation und hardware-gestützter Verifizierungslösungen für System- und ASIC-Designs, wird das Spektrum der Präsilikon-Verifizierungslösungen vom 19. bis zum 20. Oktober 2016 in München (Deutschland) auf der DVCon Europe Konferenz und Ausstellung präsentieren.

Auf der DVCon Europe wird Aldec industriebewährte Verifizierungsmethoden und -lösungen anhand eines Network-on-Chip (NoC) Designs demonstrieren, das auf Forschungsarbeit von Daniel Ulf Becker an der Stanford University beruht. „Das NoC-Design wurde als eine Netztopologie mit einer konfigurierbaren Anzahl von Routern konzipiert, die Geräteverbindungsknoten bieten“, führte Krzysztof Szczur, Verification Products Manager bei Aldec Hardware, aus. „Das Netzwerk ist in der Lage, Datenpakete zwischen jedem beliebigen Knotenpaar zu übertragen und kann daher als Rückgrat eines komplexen System-on-Chip (SoC) ASIC-Designs dienen.“

„Die Verifizierung von komplexen Designs bestehend aus NoC-Strukturen verlangt eine robuste Kette von Verifizierungsmethoden, wie etwa statisches 'Linting', hochleistungsfähige HDL-Simulation/Debugging und Emulation“, sagte Louie De Luna, Leiter Marketing von Aldec. „Das Verifizierungsspektrum beginnt sobald die ersten Zeilen eines HDL-Codes verfügbar sind, wo Designer statisches 'Linting' verwenden, um herkömmliche Fehler zu finden und die Reinheit des Codes zu überprüfen. Die HDL-Simulation wird dann unter Verwendung einer UVM-Verifizierungsumgebung vollendet, um das höchste Niveau an Debugging mit struktureller und funktioneller Deckung zu erzielen. Schließlich können lange Testfolgen von beschränkt randomisierten Testbenches mithilfe eines Emulators beschleunigt und die Tage oder Wochen von Simulationsdurchläufen verkürzt werden. Mit einer User-Gemeinschaft von über 35.000 Mitgliedern hat Aldec sich dem Support in jeder Phase des Prozesses verschrieben.“

Auf der DVCon Europe können die Besucher am Alde-Stand Nummer 304 die Produktmanager persönlich ansprechen und Demonstrationen eines NoC-Design-Musters erleben, das einen nahtlosen Verifizierungsprozess illustriert. Dazu gehören:

  1. Design Quellcode 'Linting' und Analyse mit ALINT-PRO™ , das eine umfangreiche Bibliothek von vordefinierten Richtlinien und einzigartigen Visualisierungs-Tools bietet, um die Designanalyse zu verbessern und zum Verständnis der Verletzungen, die oft zu Bugs im Design führen, beizutragen. Die Verwendung der 'Linting'-Lösung in den frühen Designstadien trägt zur Minimierung von späteren Synthese- und Implementierungswiederholungen bei und vereinfacht die Code-Pflege und Wiederverwendung, indem die RTL-Quellen rein gehalten werden.
  2. HVL/HDL-Simulation mit Riviera-PRO™, das die klassenbeste Simulationslösung für VHDL, SystemVerilog und UVM mit wirkungsvollen Debugging-Tools verbindet, einschließlich UVM Toolbox, UVM Graph und Class Viewer. Riviera-PRO wurde dazu entwickelt, Ingenieure auf jedem Schritt des Designs und der Validierung zu begleiten, vom goldenen Modell über RTL bis zu 'gate-level' Netzlisten und Timing-Simulation.
  3. UVM Simulationsbeschleunigung mit der HES-DVM™ Emulation und Prototyping-Plattform basierend auf den größten Xilinx® Virtex-7™ und UltraScale™ FPGAs, die mit Riviera-PRO (oder Drittpartei-Simulatoren) mittels Accellera® SCE-MI, dem Industriestandard für Simulation und Emulationsinteroperabilität auf dem Transaktionsniveau verbunden werden können. Verwandtes White Paper: Designing UVM Testbench for Simulation and Emulation of Network-on-Chip Design (Designen von UVM Testbenches zur Simulation und Emulation von Network-on-Chip-Designs).

Über Aldec

Aldec Inc. mit Hauptsitz in Henderson im US-Bundesstaat Nevada ist ein Branchenführer im Bereich der elektronischen Verifizierung von Entwürfen (Electronic Design Verification) und bietet ein patentiertes Technologiepaket mit folgenden Komponenten: RTL-Design, RTL-Simulatoren, hardwaregestützte Verifizierung, SoC- und ASIC-Prototyping, Embedded, Design Rule Checking, CDC-Verifizierung, IP-Cores, Requirements Lifecycle Management, Funktionsverifizierung gemäß DO-254 sowie Lösungen für militärische und Luft- und Raumfahrt-Lösungen. www.aldec.com

Aldec ist eine eingetragene Marke von Aldec Inc. Alle anderen Marken und eingetragenen Marken sind Eigentum ihrer jeweiligen Inhaber.

Die Ausgangssprache, in der der Originaltext veröffentlicht wird, ist die offizielle und autorisierte Version. Übersetzungen werden zur besseren Verständigung mitgeliefert. Nur die Sprachversion, die im Original veröffentlicht wurde, ist rechtsgültig. Gleichen Sie deshalb Übersetzungen mit der originalen Sprachversion der Veröffentlichung ab.

Contacts :

Aldec, Inc.
Christina Toole, 702-990-4400
christinat@aldec.com


Source(s) : Aldec, Inc.