digitalisieren einer IF mit hoher Dynamik

08/01/2009 - 16:34 von Michael Kamper | Report spam
Hallo,

eine Zwischenfrequenz (einige wenige MHz, BW einige 100 kHz) am Ausgang
eines Doppelsupers soll mit möglichst hoher Dynamik (> 80 dB) aus
dem Stand (also ohne AGC) digitalisiert werden. Wenn ich das richtig
sehe, gibt es da zur Zeit zwei populàre Ansàtze:

1. massives Überabtasten mit zig-MSPS ADC und danach dezimieren.
Nachteil: hoher Stromverbrauch (meist > 1 W), FPGA nötig zur Dezimierung

2. Delta Sigma ADC: erstmal auch kràftig Überabtasten, aber zusàtzlich
noch Noiseshaping und Bandpassverhalten implementierbar

Zu 2. kenn ich nur einen bekannten Vertreter den AD9874 von Analog. Das
Evaluationboard ist leider nicht mehr verfügbar :-/ Außerdem ist der
IP3 nicht so dolle...

Hat jemand noch weitere Ideen, wie man so einen hohen Dynamikbereich in
den Griff bekommt oder kann mir Namen von brauchbaren Delta Sigma
Wandlern nennen?

Gruß
Michael
 

Lesen sie die antworten

#1 Marcel Müller
09/01/2009 - 01:21 | Warnen spam
Hallo!

Michael Kamper wrote:
Hat jemand noch weitere Ideen, wie man so einen hohen Dynamikbereich in
den Griff bekommt



Guter Sample-and-Hold und Standard-ADC?

Unter expliziter Ausnutzung des Aliasings muss man nur noch mit einer
Frequenz digitalisieren, die die Bandbreite schafft.

Es gibt wohl auch ADCs, deren Samplezeiten sehr klein im Vergleich zur
Samplingrate sind. Die kann man auch direkt für Untersampling nutzen.

Voraussetzung ist natürlich, dass sich außerhalb der gewünschten
Bandbreite auch wirklich keine relevante Intensitàt befindet. Respektive
die Samplingrate muss so ausgelegt werden, dass das der Fall ist - also
ggf. ein ZF-Filter für's Grobe greift.


Marcel

Ähnliche fragen