IO-Zelle am Spartan6

23/09/2011 - 13:49 von Jan Pietrusky | Report spam
Hallo Zusammen,
bevor geschimpft wird, ich weiß, dass man keine Versorgungsspannung
direkt an einen FPGA Eingang als Pull-Up hàngt.

Aus diversen schaltungetechnischen Gründen (Protottyp) kann das
entsprechende Signal noch nicht vom FPGA getrieben werden. Um das zu
simulieren, haben wir die 3,3V direkt an das Signal gehangen um die
Peripherie einzuschalten. Soweit sogut, nur bootet dann der interne
Microblaze nicht mehr, das Speicherinterface hàngt an der gleichen
IO-Bank wie das getriebene Signal.

Da ich obiges weiß, habe ich das Signal dann über einen Widerstand auf
High gezogen und siehe da, der Microblaze bootet durch.

Die Frage ist nur, und mein FPGA-Programmierer ist der Meinung, das hat
nichts damit zu tun, was kann der Kurzschluss eines PINs nach VCC_Bank
für Auswirkungen auf die restlichen PINs haben? Ich kenne mich leider
mit den FPGA Innereien nicht so aus. Ich bin zumindest der Meinung, dass
damit über das interne VREF die anderen PINS bzw. deren Pegel beinflusst
werden. Falls jemand eine sinnvolle erklàrung hat würde ich mich sehr
darüber freuen.

Grüße und schönes Wochenende,
Jan
 

Lesen sie die antworten

#1 Arne Pagel
24/09/2011 - 01:08 | Warnen spam
Hallo,

Welcher Pin? (besondere Eigenschaften)
Booted nur der MB nicht oder das ganze FPGA?
Wie ist der Pin konfiguriert?
Was passiert wenn ein benachbarter Pin der Bank auf 3V3 gelegt wird?
Ist der Programmierer vertrauenswürdig?
Mal gemessen ob wàhrend des bootens ein Strom durch dein PIN in das FPGA fleisst?

Gruß
Arne

Ähnliche fragen