Logik mit "Drehstrom"?

08/11/2010 - 21:31 von Frank Buss | Report spam
Ich habe mal versucht, ein Logiksystem zu entwerfen, was den kurzen
Kurzschluss-Strom vermeidet, der bei komplementàren MOSFET-Ausgangsstufen
entsteht. Das Konzept arbeitet mit drei um 120° phasenverschobenen
Rechtecksignalen: Die Eingangsstufe wird nur mit Strom versorgt, wenn phi0
auf high ist. Ein Signal am Eingang eines Gates darf nur seinen Wert
àndern, wenn phi0 auf low ist. Beim Wechsel von phi0 von low nach high wird
das Eingangssignal in ein Flipflop übernommen und für den Rest gehalten,
wàhrend phi0 auf high ist, sodaß der Treiber, der den Eingang ansteuert,
wàhrend der Zeit da phi0 auf high ist, ausgeschaltet werden kann.

Ein typisches Gate sieht so aus: der Eingang ist ein Flipflop, was das
Signal wàhrend phi0 auf high ist, hàlt. Danach folgt dasselbe für phi120
und am Ende für phi240. Daran anschließend kommt die eigentliche
Logikfunktion, z.B. ein Inverter oder ein NAND, dessen Ausgang dann aktiv
ist, wàhrend phi240 auf high ist, sodaß es wieder als Eingang für andere
Gates verwendet werden kann.

Kann das funktionieren und macht sowas Sinn? Wenn ich nichts übersehen habe
(und das ist schon wahrscheinlich für einen Nicht-Elektroniker wie mich :-)
dann sollten dabei nur die Umladeströme der Gates fließen, die man auch
noch durch Widerstànde problemlos begrenzen könnte, sodaß das Ganze
ziemlich ohne Spikes auf den Versorgungsspannungen auskommen sollte.
Nachteil: ist natürlich viel langsamer, als normale Logik, da die
Gatterlaufzeit immer ein ganzer Takt ist. Ggf. Vorteil: einige Gatter, z.B.
Flipflops, könnten einfacher zu konstruieren sein, da die Gatterlaufzeit
immer ein ganzer Takt ist.

Hier mal ein Beispiel:

http://bildrian.de/n/b/4d51fd5bedd85aba.png

Problem dabei ist, wenn ich mal etwas kompliziertere Schaltungen probieren
möchte, dann bleibt es immer bei ca. 9 ms hàngen. Hier mal ein komplexeres
Beispiel für LTspice:

http://www.frank-buss.de/tmp/drei.zip

Ich kann an abstol usw. drehen was ich will, es làuft einfach nicht weiter
:-(

Frank Buss, http://www.frank-buss.de
piano and more: http://www.youtube.com/user/frankbuss
 

Lesen sie die antworten

#1 Joerg
08/11/2010 - 22:42 | Warnen spam
Frank Buss wrote:
Ich habe mal versucht, ein Logiksystem zu entwerfen, was den kurzen
Kurzschluss-Strom vermeidet, der bei komplementàren MOSFET-Ausgangsstufen
entsteht. Das Konzept arbeitet mit drei um 120° phasenverschobenen
Rechtecksignalen: Die Eingangsstufe wird nur mit Strom versorgt, wenn phi0
auf high ist. Ein Signal am Eingang eines Gates darf nur seinen Wert
àndern, wenn phi0 auf low ist. Beim Wechsel von phi0 von low nach high wird
das Eingangssignal in ein Flipflop übernommen und für den Rest gehalten,
wàhrend phi0 auf high ist, sodaß der Treiber, der den Eingang ansteuert,
wàhrend der Zeit da phi0 auf high ist, ausgeschaltet werden kann.

Ein typisches Gate sieht so aus: der Eingang ist ein Flipflop, was das
Signal wàhrend phi0 auf high ist, hàlt. Danach folgt dasselbe für phi120
und am Ende für phi240. Daran anschließend kommt die eigentliche
Logikfunktion, z.B. ein Inverter oder ein NAND, dessen Ausgang dann aktiv
ist, wàhrend phi240 auf high ist, sodaß es wieder als Eingang für andere
Gates verwendet werden kann.

Kann das funktionieren und macht sowas Sinn? Wenn ich nichts übersehen habe
(und das ist schon wahrscheinlich für einen Nicht-Elektroniker wie mich :-)
dann sollten dabei nur die Umladeströme der Gates fließen, die man auch
noch durch Widerstànde problemlos begrenzen könnte, sodaß das Ganze
ziemlich ohne Spikes auf den Versorgungsspannungen auskommen sollte.
Nachteil: ist natürlich viel langsamer, als normale Logik, da die
Gatterlaufzeit immer ein ganzer Takt ist. Ggf. Vorteil: einige Gatter, z.B.
Flipflops, könnten einfacher zu konstruieren sein, da die Gatterlaufzeit
immer ein ganzer Takt ist.




Das kann man nur in vielen Schaltungen nicht so gut machen, weil keine
langen Totzeiten erwuenscht sind. Schaltregler z.B., wenn man da in
einem Brueckenzweig beide FETs einen ganzen Taktzyklus offen laesst
klingelt das kraeftig, und das gaebe EMV-Aerger. Man macht sowas lieber
ueber Verzoegerungsschaltungen. Sauber mit einem One-Shot im Chip
Design, hingeschlabbert auch schonmal mit Gatterlaufzeiten.


Hier mal ein Beispiel:

http://bildrian.de/n/b/4d51fd5bedd85aba.png

Problem dabei ist, wenn ich mal etwas kompliziertere Schaltungen probieren
möchte, dann bleibt es immer bei ca. 9 ms hàngen. Hier mal ein komplexeres
Beispiel für LTspice:

http://www.frank-buss.de/tmp/drei.zip

Ich kann an abstol usw. drehen was ich will, es làuft einfach nicht weiter
:-(




Das liegt wohl daran dass in Deinem Unterschaltbild "input-buffer.asc"
jeweils die ersten beiden Stufen rueckgekoppelt sind und als Latch
arbeiten. Das schaltet schnell, und Deine Phasenzeiten wirken dagegen
wie Jahrhunderte. Ist aehnlich als wolltest Du die beim Fallenlassen
eines Dachziegels auf dem Koelner Dom entstehende Schallwelle ueber die
gesamte Bauzeit simulieren :-)

Hab's mal probiert: Max times step in .tran auf 10n gesetzt und bei
allen Quellen die Zeiten durch 1000 geteilt (einfach ueberall m
hintersetzen). Dann loeppt das durch, man hat nach 10sec mehrere Zyklen
drauf und muss nicht bis Neujahr auf das Ergebnis warten.

Gruesse, Joerg

http://www.analogconsultants.com/

"gmail" domain blocked because of excessive spam.
Use another domain or send PM.

Ähnliche fragen