A/D-Wandler besser, wenn digitales interface mit weniger Spannung betrieben?

06/03/2015 - 09:47 von Ralph A. Schmid, dk5ras | Report spam
Moin,

ich bin da über eine Sache gestolpert, daß laut einer app note ein ADC
LTC2297, 14 bit, 40 MS/sec, nahezu ein bit an Auflösung gewinnen soll,
wenn man die Spannungspegel des digitalen Interface deutlich
reduziert. Insofern schlüssig, weniger in die Kapazitàten umzuladen,
also weniger Stromspitzen, dadurch weniger Störungen.

Aber macht das wirklich so viel aus? Ist sowas normal, oder ist der
Chip eher, ààhm, suboptimal designed? Es wurde halt der Empfehlung
gefolgt, aber bisher nicht verifiziert, ob es auch wirklich was
bringt.


-ras

Ralph A. Schmid
http://www.schmid.xxx/ http://www.db0fue.de/
http://www.bclog.de/ http://www.kabuliyan.de/
 

Lesen sie die antworten

#1 Ingolf Pohl
06/03/2015 - 10:52 | Warnen spam
Moin,

Das ganze Thema nennt sich auch "digital feedback". Der Chip hàngt eben
nur über Bonddràhte am GND und intern sind Anaolgteil und Digitalteil
mit einander verbunden... Es gibt ja sogar ADCs mit parallelem digital
Interface, die den Code so scramblen, dass nie viele 1en auf viele 0en
oder umgekehrt springe...

Guck mal auch da: http://www.linear.com/solutions/4877

Für effektive 14 Bit braucht theoretisch immerhin ein SINAD von 86dB,
der will erstmal erreicht werden...

Beim LTC2297 mit seinem typ. 74dB SNR muss man dann auch schon mehr
abtasten, um auf rauschfreiere 14Bit zu kommen...

Ich habe mal mit dem ADC-Application-Guru von LTC 'ne Dienstreise
gemacht, der konnte am Spektrum der ausgewerteten Sample sehen, ob's
"digital feedback" ist oder was anderes... Ich hab' aber leider
vergessen was man sich da wie skaliert ansehen muss... Ob's Rauschen
über Frequenz (wirklich das Spektrum) war, oder die Hàufigkeit einzelner
Werte über Pegel...

aller bester Gruß, Ing.olf






Am 06.03.2015 um 09:47 schrieb Ralph A. Schmid, dk5ras:
Moin,

ich bin da über eine Sache gestolpert, daß laut einer app note ein ADC
LTC2297, 14 bit, 40 MS/sec, nahezu ein bit an Auflösung gewinnen soll,
wenn man die Spannungspegel des digitalen Interface deutlich
reduziert. Insofern schlüssig, weniger in die Kapazitàten umzuladen,
also weniger Stromspitzen, dadurch weniger Störungen.

Aber macht das wirklich so viel aus? Ist sowas normal, oder ist der
Chip eher, ààhm, suboptimal designed? Es wurde halt der Empfehlung
gefolgt, aber bisher nicht verifiziert, ob es auch wirklich was
bringt.


-ras

Ähnliche fragen